[디지털시스템] Design 16-to-1 Multiplexer without process statement

1) Purpose 

앞서 배운 16-to-1 MUX와 Mealy machine을 behavioral modeling이나 structural modeling등과 같은 다양한 방법으로 설계해봄으로써 VHDL 코딩에 대한 심도 있는 이해를 하도록 한다.

2) Condition

   1. Concurrent statements only

   2. Use Behavioral modeling method

 

3) Source code

 

 

우선 주어진 과제는 Concurrent statements만을 이용하여 Behavioral modeling method를 통해 구현해야하므로 주어진 조건에 맞춰 16-to-1 MUX를 위와 같이 설계하였다. process statement를 쓰지않고 with-select문을 통해 이를 구현하였으며 또한 S의 각각의 경우에 대해 DATA_OUT에서 서로 다른 값을 출력할 수 있도록 설계를 해보았다.

 

3) Test Bench

Test bench에서 우선 entity와 architecture을 먼저 선언한 후 component HW2를 통해 앞서 설계한16-to-1 MUX를 불러온다. 그다음 input과 output 시그널들을 선언해주고 시그널의 초기값들 또한 문제에서 주어진 대로 설정해주도록 하자. 그런 다음 port map을 통해 component와 signal을 연결하고 S의 값을 stimulus process에서 변경해줌으로써 Test bench 설계를 완성한다.

 

4) Wave form