Like a Rabbit in Headlights. Like a Rabbit in Headlights.

1. Purpose 무어 상태 기계를 사용하여 자동차 신호등 제어기를 설계하는데 이때 신호등의 동작을 파악하여 최소개의 state로 Finite State Machine(FSM)을 설계해보도록 한다. 이를 통해 FSM과 state diagram, state transition table을 복습하고 설계에 이용해봄으로써 VHDL 코딩에 대한 보다 깊은 이해를 해보도록 한다. 2. Tail Light 제어기 설계 무어 상태 기계를 사용하여 자동차 신호등 제어기를 설계한다. 이때 신호등의 동작을 파악하여 최소개의 state로 FSM을 완성한다. 2-1) State Diagram 2-2) State Transition Table Current State Input (5bit vector) Next State O..

1. Source code 주어진 과제는 n-bit vector 내의 1의 개수를 출력하는 Numones procedure를 procedure을 이용하여 완성하는 과제였다. 설계를 위해 procedure 내에 loop를 사용하여 I가 0부터 n-1의 범위일 때 입력된 신호 bit_vector가 1이면 그 값을 따로 카운팅을 하여 loop 종료 시에 그 값을 num에 입력시킴으로써 이를 출력하게 설계하였다. 2. Tesh Bench Test bench에서 iee library와 std_logic_1164 및 numeric_std 패키지를 사용한다. 그 후 entity와 architecture을 먼저 선언한 후 component HW3_2을 통해 in_vector들과 out_vector들을 각각 선언한다. ..

1. Purpose VHDL Coding에서의 function과 procedure의 정의와 기능 및 선언 방법을 익히고 이를 이용하여 다양한 설계를 해봄으로써 두 기능의 차이점을 파악하고 주어진 설계를 통해 VHDL 코딩에 대한 심도 있는 이해를 하도록 한다. 2. Source code 주어진 과제는 n-bit vector의 2의 보수를 출력하는 코드를 function을 이용하여 설계하는 과제였다. 여기서 Signal들은 unsigned type이 아니므로 + operator를 사용할 수 없다. 따라서 fulladder를 설계하여 위 2의 보수를 구하는 문제를 해결하였다. 3. Test Bench Test bench에서 iee library와 std_logic_1164 및 numeric_std 패키지를 ..

1) Condition: 1. Use mealy machine structure 2. If the input sequence “0101” or “0110” occurs, an output of two successive 1’s will occer 3. the firs of these 1s should occur coincident with the last input of the “0101” or “0110”sequence. 4. the circuit should reset when the second 1 outpout occurs. 2) Source code 주어진 조건에 맞춰 state diagram을 참고해 sequence detector를 설계하면 위와 같이 나올 것이다. 이때 mealy machi..

1) Purpose 앞서 배운 16-to-1 MUX와 Mealy machine을 behavioral modeling이나 structural modeling등과 같은 다양한 방법으로 설계해봄으로써 VHDL 코딩에 대한 심도 있는 이해를 하도록 한다. 2) Condition 1. Concurrent statements only 2. Use Structural modeling method 3) Source code 우선 주어진 과제는 16-to-1 MUX를 Concurrent statements만을 이용하여 Structural modeling method를 통해 구현 해야한다. 이때 16-to-1 MUX를 Structural modeling으로 설계하려면 4-to-1 MUX를 먼저 설계해야하므로 위와 같이 조..

1) Purpose 앞서 배운 16-to-1 MUX와 Mealy machine을 behavioral modeling이나 structural modeling등과 같은 다양한 방법으로 설계해봄으로써 VHDL 코딩에 대한 심도 있는 이해를 하도록 한다. 2) Condition 1. Concurrent statements only 2. Use Behavioral modeling method 3) Source code 우선 주어진 과제는 Concurrent statements만을 이용하여 Behavioral modeling method를 통해 구현해야하므로 주어진 조건에 맞춰 16-to-1 MUX를 위와 같이 설계하였다. process statement를 쓰지않고 with-select문을 통해 이를 구현하였으며 ..

1. 실험목표 앞서 배운 AND 게이트, OR 게이트, XOR 게이트를 VHDL을 이용하여 모델링 해봄으로써 기본적인 VHDL 코딩에 대한 이해를 한다. 2. 실험내용 1) Design AND, OR and XOR gates 우선 AND, OR, and XOR gates는 하나의 동일한 architecture에서 실행 되어야 하므로 설계 시에 c_and와 c_or 그리고 c_xor을 동시에 시행되도록 코드를 짠다. Input은 a와 b, Output은 c_and, c_or, c_xor로 설정한 후 옆의 코드와 같이 Dataflow modeling 방식으로 간단하게 설계한다. 이때 entity의 이름은 반드시 basic_gate가 되어야 함을 명심한다(조건). 2) Simulation waveform 3...